Добавление testbench'ей на языке Verilog в проект Vivado — различия между версиями
Материал из SRNS
Korogodin (обсуждение | вклад) (Новая страница: «{{TOCright}} == Ссылки == [http://we.easyelectronics.ru/plis/testbench-na-verilog-dlya-novichkov.html Easyelectronics:TestBench на Verilog для но…») |
Korogodin (обсуждение | вклад) |
||
| Строка 1: | Строка 1: | ||
{{TOCright}} | {{TOCright}} | ||
| + | |||
| + | Пусть у нас есть дизайн для Vivado, проект которого разворачивается в соответствии со статьей [[Vivado и Git]]. Возможно, это конечный дизайн, возможно - сабмодуль для другого дизайна. Процедура добавления test bench'ей (далее TB) отличаться не будет, поэтому дальнейшее рассмотрение продолжим на примере сабмодуля imitator. | ||
| + | |||
| + | '''Задача''' - написать TB'и для модулей, входящих в проект imitator. | ||
| + | |||
| + | Для конкретики, будем добавлять в дизайн imitator TB'и для двух модулей: | ||
| + | * imichnl_synthesizer, отвечающий за фазу несущей, | ||
| + | * imitator_channel, являющийся топ-модулем для одного канала имитатора и включающий в себя первый модуль. | ||
| + | |||
Версия 17:19, 4 апреля 2016
|
Пусть у нас есть дизайн для Vivado, проект которого разворачивается в соответствии со статьей Vivado и Git. Возможно, это конечный дизайн, возможно - сабмодуль для другого дизайна. Процедура добавления test bench'ей (далее TB) отличаться не будет, поэтому дальнейшее рассмотрение продолжим на примере сабмодуля imitator.
Задача - написать TB'и для модулей, входящих в проект imitator.
Для конкретики, будем добавлять в дизайн imitator TB'и для двух модулей:
- imichnl_synthesizer, отвечающий за фазу несущей,
- imitator_channel, являющийся топ-модулем для одного канала имитатора и включающий в себя первый модуль.
